晶圆代工厂联电 21 日宣布，推出 40 奈米结合 Silicon Storage Technology（SST）嵌入式 Super Flash 非挥发性的内存制程平台。而新推出的 40 奈米 SST 嵌入式快闪记忆，较当前量产的 55 奈米制程在单元尺寸上减少逾 20% ，并使整体内存面积缩小 20% 到 30%。目前，日本半导体大厂东芝电子元件暨储存产品公司已开始评估其微处理器（MCU）芯片于联电 40 奈米 SST 技术制程平台的适用性。
联电表示，目前已有超过 20 个客户和产品正以联电的 55 奈米 SST 制程技术嵌入式闪存制程进行各阶段的生产。其生产的产品包含了 SIM 卡、金融交易、汽车电子、物联网、MCU、及其他应用产品。而针对新一代的 40 奈米 SST 制程技术嵌入式快闪记忆制程平台，东芝电子元件暨储存产品公司混合信号芯片部门副总松井俊指出，东芝期待采用联电的 40 奈米 SST 制程技术来提升 MCU 产品的性能。与联电合作，将可透过稳定的制造供应及配合东芝的生产需求提供灵活的产能，亦将能够保持强劲的业务连续性计划。
联华电子特殊技术组织协理丁文琪表示，自 2015 年起，联电开始提供 55 奈米 SST 制程技术的嵌入式闪存成为主流技术以来，一直受到客户的高度关注。因为借此制程平台所具有的低功耗、高可靠度及卓越的数据保留和高耐久性的特性，可用于汽车、工业、消费者和物联网的应用。未来，这些嵌入式闪存解决方案在扩展到 40 奈米制程技术平台之后，将可把 SST 制程技术的高速度和高可靠性优势带给东芝和其他晶圆代工客户。
联电指出，分离式的闸极内存单元 SST 制程，是依据 JEDEC 所制定的规范标准，具 100K 耐久性，以及在 85℃ 及工作温度范围为 -40℃ 至 125℃ 温度的情况下，数据可保存 10 年以上的性能。而现阶段除了 40 奈米的 SST 制程技术外，还有 20 多家客户使用联电的 55 奈米 SST 制程技术来生产各类应用产品。
(首图来源:科技新报)
