COVID-19 疫情重创全世界经济，5G 智能手机可能因 COVID-19 递延新机上市时程，不过全球各国进行 5G 商转脚步不停歇，5G 需求只是递延，并未消失。当 5G 进入高速发展阶段，相关装置预期将在 COVID-19 疫情缓和之际大举出现市面，包括网络基础建设、连网设备和节点、行动终端等。这场 5G 军备竞赛势不可挡，相关上中下游供应链厂商如火如荼做好准备。
5G 网络速率更快、使用频段更高、连结规模更大、网络延迟更低、连网可靠性更高，这些技术规格的全面提升，使产品设计难度大幅提高。如何达成效能目标，除从芯片、架构、系统设计等层面提升外，更需要透过良好的产品验证测试及分析，方能协助达成 5G 的技术目标。
先进封装技术，满足 5G 芯片效能需求
5G 技术致力于更快的传输速度、庞大的资讯传递及低延迟的特性，对于制程技术的需求更胜以往，如何能够让产品效能更上一层楼，可以从以下两个方向共同发展：
- 制程微缩：能在有限的空间内提升运算速度。
- 先进封装：借由先进封装解决产品尺寸过大、耗电及散热等问题，并利用封装方式将天线埋入终端产品以提升传输速度。
因制程微缩，设备建置成本、良率与技术的难度也随之增高，故此朝向“先进封装”方向达到提升效能、改善制程成本与物理限制，是目前的主流。
终端装置的高阶封装需求
终端装置包含应用在手机及笔记型电脑（NB）的部分，如以 5G 手机为例，应用讲求轻薄短小、传输快速，且整体效能取决于核心的应用处理器 AP（Application Processor）芯片。当然随着 5G 高频波段启用，负责传输讯号的天线设计也须随之改变。以下将针对应用处理器与天线进一步说明：
1. 5G 手机的应用处理器（Application Processor，AP）
AP 性能提升除了晶圆制程微缩，就是依靠封装技术协助。形式主要是以 POP（Package on package）封装为主，借由 POP 堆叠 DRAM 能有效提升芯片间的传输效率并减少所需的体积。连接方式从传统的打线（wire bonding）、覆晶（Filp chip）一路演进到目前的扇出型（Fan-out）封装。扇出型封装主要是利用 RDL 布线减少使用载板（substrate），如下图所示：
借此减少载板的使用，间接达到效能提升、改善散热、降低产品尺寸及成本的目的，因此 AP 的 IC 选择，多以 Fan out POP（Package on package）封装型式为主。
2. 天线
随着 5G 将高频毫米波频段导入商用，使 5G 讯号从 1GHz 以下延伸至超过 30GHz，装置对天线的需求更胜以往，使天线尺寸、路径损耗及讯号的完整性必须加以考虑。
- 天线尺寸：由于天线体积取决于频率，随着更高频波段毫米波（mmWave）的使用，天线将能有效缩小尺寸至毫米等级。
- 讯号完整性：透过增加天线数量进行发送及接受讯号，能使资料传输速度更快、更精确。
- 路径损耗：高频波段穿透性强，但穿透所造成的能量耗损及干扰，会使有效传输距离变短。
因此在天线数量激增、可用面积维持不变的情况，天线封装（Antenna in Package，AiP）封装型式，则成为目前厂商的最佳解决方案，AiP 主要采 SiP（System in Package）或 PoP 结构，将 RF 芯片置入封装以达到缩小体积、减少传输距离，以降低讯号传输时造成耗损之目的。结构上可利用 RF 芯片的位置将结构区分成两种，一种是包含在 substrate 内部的结构，另一种则是将 RFIC 置于 substrate 外侧的结构。
云端装置的高阶封装需求
云端装置包含基地台及服务器的应用，由于需处理庞大的资料讯息，着重在效能及散热方面，因此以高速运算（HPC）芯片为主，多采用 2.5D / 3D 大型整合型封装结构，提升讯号传递的速度与品质。
主要是借由 PCB substrate、Silicon interposer、RDL 的重新组合当作芯片之间沟通的桥梁，对比传统 substrate 线距可缩小 4~5 倍，如下图所示：
线宽、线距缩小能有效增加封装的 pin count 及缩短讯号延迟时间，提升整体系统效能。
5G 芯片异质整合当道，不可忽视背后的技术挑战与可靠度
封装结构、材料的改变将会影响可靠度生产的结果，例如，热膨胀系数不匹配（CTE mismatch）、翘曲（warpage）、表面黏着技术（SMT）状况等导致板阶可靠度（Board Level Reliability）异常，都是常见的问题。
技术挑战
1. 热膨胀系数不匹配（CTE mismatch）
不同的材料具有不同的热膨胀系数（coefficients of thermal expansion，CTE），随着温度的变化使材料膨胀状况不一，因此会产生材料应力（material stress）。由于 5G 封装内堆叠多种异质芯片，应力释放的过程将更容易导致裂痕或脱层现象，并影响芯片运作。
“热”永远是产品可靠度的第一杀手，特别是同一封装纳入不同芯片的温度耐受度不一，芯片外部温度、系统温度也会产生影响。
2. 翘曲（Warpage）
由于 5G 先进封装异质整合芯片堆叠较以往复杂，且封装体积有扩大趋势，容易导致 substrate 严重翘曲。特别是在进行表面黏着技术（SMT）时，因高温使得翘曲更加严重导致无法顺利焊接于 PCB 板。除此之外 warpage 也可能导致双球（Head in Pillow）的现象，进而造成可靠度测试早夭的问题。
3. 其他
高功率、高效能的产品主要是利用 2.5DIC、3DIC 封装，因此需考量散热及 warpage 问题，通常会搭配散热盖（heat sink）设计同步解决问题，但因重量较重，SMT 过程中容易将锡球压扁导致短路（bridge）等问题。
5G 先进封装芯片验证分析
基于 5G 先进封装芯片的特性，所以研发设计阶段，包括先进封装芯片翘曲的程度、异质材料整合的材料分析、在锡球表面黏着（SMT）状况，以及温度变化下，是否对锡球、硅中介层接合有影响等，都需要细部验证。
1. 严重翘曲导致 SMT 失效、测试问题
先进封装产品内部设计复杂度提高、尺寸扩大，导致产品翘曲程度变严重，结果会影响 SMT 上件困难度及测试 socket 接触不良等问题
针对此问题，宜特备有量测翘曲的设备（Shadow moire），可模拟回流焊（reflow）过程元件与 PCB 的翘曲程度，借此调整 SMT 参数设定，确保 SMT 过程有良好焊接品质。
2. CTE mismatch验证
元件在长期运作下，因环境温湿度改变，材料交界处常因 CTE mismatch 产生内应力，进而造成脱层及裂痕影响元件运作。可借由进行环境可靠度的测试，包括 uHAST、TCT、Multi-reflow 等模拟实际使用状况，以确保未来变更材料、改变设计时，元件依旧能良好运作。
对此宜特提供可靠度测试规范的咨询，以及失效后一连串分析服务，以协助客户厘清元件异常的可能原因。
3. 先进封装结构复杂，难以用常规手法检测
封装结构改变导致可靠度验证后，针对脱层等无法电测出的异常难以常规手法（2D xray、SAT、FIB 等）直接检测，对此宜特可针对不同封装结构，提供完整的建议，如 2.5DIC 封装进行 reflow 后确认散热膏是否有脱层等。
针对此问题，宜特独家的手法是利用特殊样品制备将散热盖减薄再进行 PFIB 观察（可参考《芯片散热胶（TIM）异常点难寻 这一独家检测手法 Defect速现形》一文）。
若您对先进封装在 5G 的应用与验证手法有兴趣，或是想更了解相关知识细节，进一步洽询请电 +886-3-579-9909 分机 1068 邱小姐，信箱：Marketing_tw@istgroup.com。
