点此观看本篇影片
现阶段，芯片采取细小间距的球闸阵列封装（Ball grid array，简称 BGA）、芯片尺寸封装（Chip scale package，简称 CSP）封装形式的比例越来越高，因此锡球间距（Ball pitch）小于 0.25 毫米 （mm）以下的焊点可靠度受到关注。主要来自于，热应力、机械应力（弯曲、扭曲）或冲击应力作用下，细小间距的焊点可能出现断裂失效问题。
因此，在表面黏着制程（Surface-mount technology，简称 SMT）后，进行底部填充胶（Underfill）制程，能有效阻止焊点本身（即结构内的最薄弱点）因为应力发生应力失效，将有效增加芯片的可靠度。
速读 Underfill 制程与原理
Underfill 通常使用环氧树脂（Epoxy），它的原理是利用毛细作用，将 Epoxy 涂抹在芯片的边缘，使其渗透到芯片底部，完整包覆每一颗焊点，并加热固化，借此有效提高焊点的机械强度，进而提高芯片的使用寿命（图一），
▲（图一）
Underfill 制程多被运用在手持装置，如手机或平板的电路板设计，来自于这些装置必须通过严苛的冲击试验（Mechanical shock test）与震动试验（Vibration test），若未进行 Underfill 制程，手持式装置中芯片的焊点，将无法承受如此严苛测试条件。
然而，在进行 Underfill 制程操作中，容易受到各种因素影响，或多或少会产生气泡（Void）。这些因素包括胶管本身含有气泡、点胶温度及路径、温度固化的参数，芯片设计锡球矩阵、锡膏助焊剂成分..等，皆可能导致 Underfill 无法完全包覆芯片底部的锡球，大幅降低焊点保护效果。
本期宜特小学堂，将与您分享在 Underfill 制程中，最常产生气泡，影响可靠度的两种案例。
案例一：SMT 制程后的焊点助焊剂（Flux）阻碍 Underfill 流动
在宜特可靠度验证实验室中，发现，Flux 的残留将阻碍Underfill流动路径（参见图二），导致填充胶无法填满芯片底部，这样的情况下执行 Underfill 制程也会造成许多的气泡。
▲图二：Flux 阻塞 Underfill 流动
宜特可靠度验证实验室建议，先采取清除助焊剂（Flux clean）湿式制程，将阻碍流动的异物排除。清除后，务必将 PCBA 烤干后，才可接着执行 Underfill 制程（参见图三）。
▲图三：水洗后，Underfill 可以流满芯片底部
案例二：Underfill 无法平均渗透包覆每个焊点
随着先进制程将芯片极小化下，锡球间距也随之缩小，基板（Substrate）与裸晶（Die）的间隙缩小至 10-30 微米（um）；间隙越小，流动的速度就缓慢，进而产生空隙，因此 Underfill 就更难渗透，且无法平均包覆每一个焊点，因此产生气泡。（参见图四）
▲图四：Underfill 无法平均包覆每个焊点，进而产生气泡
那么芯片底部有气泡会发生什么事情？根据宜特可靠度实验室的观察，实际测试后发现样品在有温湿度及通电的环境下，沿着 Underfill Void 处将会生成 Dendrite（参见图五），容易导致锡球间短路，造成可靠度测试的电阻值异常。换句话说，若无气泡，将能延长芯片寿命。
▲图五：生成 Dendrite
如何解决恼人的 Underfill Void
宜特可靠度测试实验室，引进真空压力烤箱，可依据不同胶材黏度调整真空及压力参数，做到 0% Void，彻底将 Underfill 制程品质做到最好，避免因 Void 原因，影响可靠度测试结果（参见图六）
▲图六：左图为一般烤箱，有较多的 Voids 残留；右图为使用真空压力烤箱，没有任何 Void 残留
本文与各位长久以来支持宜特的您，分享经验，同时，若您有小量多样的 Underfill 制程需要执行，或者对相关知识想要更进一步了解细节，不要犹豫，欢迎洽 +886-3-579-9909 分机 1068 邱小姐│ Email: marketing_tw@istgroup.com
