硅知识产权企业新思科技（Synopsys）15 日宣布，广泛 DesignWare 界面、逻辑库 (Logic Library)、嵌入式内存 (Embedded Memory) 和 PVT 监视器 IP 解决方案，让客户在晶圆代工龙头 N5 制程实现多项首度通过硅晶设计成功案例 (first-pass silicon success)，而目前已获得 20 多家领先的半导体公司采用。
新思科技表示，半导体厂商选择 DesignWare IP 解决方案，以满足先进车用 ADAS 和资讯娱乐、AI 加速器、服务器、网络和行动系统单芯片 (SoC) 设计对功耗、效能与面积 (PPA) 的严格要求。有了多项客户硅晶设计成功的经验，新思科技 DesignWare IP 和 VC 验证 IP 获得业界广泛采用，让设计人员在整合 IP 时能更具信心，并大幅降低 SoC 整合的风险。
新思科技广泛的 DesignWare IP 产品组合包括逻辑库、嵌入式内存、IO、PVT 监视器、嵌入式测试、类比 IP、界面 IP、安全 IP、嵌入式处理器和子系统 (subsystem)。为了加速原型建造 (prototyping)、软件开发及 SoC 与 IP 的整合，新思科技 IP 套件式解决方案 (IP Accelerated Initiative) 提供了 IP 原型建造套件、IP 软件开发工具组和 IP 子系统。新思科技在 IP 品质与全面技术支援的大量投入，让设计人员能够降低整合风险，并加速上市时程。
台积电设计建构管理处副总经理 Suk Lee 表示，台积电与长期生态系统合作伙伴新思科技密切合作，让双方客户能从基于台积电先进制程技术的广泛高品质 IP 组合获益。台积电 N5 制程的 DesignWare IP 具备最佳 PPA，是最先进的晶圆代工解决方案，让设计人员充分受益于先进制程之际，快速提供差异化产品并向量产推进。
新思科技 IP 行销策略资深副总裁 John Koeter 说道，数十年来，新思科技一直与台积电合作，提供功能丰富并通过硅晶验证 (silicon-proven) 的 IP，让设计人员能够利用台积电最先进的制程，包括 N5 和具备强大规划蓝图的 N3，满足汽车、高效能运算和 AI 设计对资讯密集的需求。
新思科技进一步强调，台积电 N5 制程已上市的 DesignWare IP 内容，包括 eUSB2、USB 2.0、USB 3.1、USB-C 3.1、USB-C 3.1 / DP、PCIe 3.0 / 5.0、112G 以太网路、裸晶对裸晶 (Die-to-Die) HBI、LPDDR5 / 4 / 4X、DDR5 / 4、 HBM2E、MIPI C-PHY / D-PHY、多重协定 32G PHY、逻辑库、嵌入式内存，以及芯片内感测 (In-Chip Sensing) 与 PVT 监控。另外，用于台积电 N5 制程，预计于 2021 下半年上市的 DesignWare IP 包括 USB-C 3.2、USB 4.0、PCIe 4.0、112G USR / XSR 裸晶对裸晶、多重协定 16G PHY、HDMI 2.1、DisplayPort 和 MIPI M-PHY 的 DesignWare IP。
（首图来源：新思科技）
