西门子今日宣布，进一步加强 Aprisa 产品线在台湾的研发投资，协助 IC 设计快速实现。同时，西门子也推出最新版本的 Aprisa（Aprisa 21.R1），使 IC 布局与绕线软件执行时间加快 2 倍，内存用量减少六成，并提供众多新功能，可支援在 6nm、5nm 及 4nm 等先进节点上的设计，降低设计成本并缩短上市时间。
西门子 EDA 副总裁、台湾暨东南亚区总经理林棨璇表示，客户正加速朝先进制程节点移转，如何解决日益提升的复杂度是一项重要挑战，随着物联网、5G、AI 等科技在台湾的不断实现，这种复杂性则会进一步增加。未来西门子将持续投资包括 Aprisa 在内的 IC 设计解决方案，从增强研发力量到加大渠道铺设，协助客户运用领先技术在各先进节点上实现设计目标，促进台湾 IC 设计产业的发展。
据悉，自 2020 年 12 月并购 Aprisa 产品组合以来，西门子大幅投资 Aprisa 技术，Aprisa 的研发团队规模目前已扩大两倍以上。做为 Aprisa 的重要目标市场之一，台湾亦十分注重该项技术研发，不仅建立多人研发团队，并计划持续新增研发人才，优化产品效能，因应 IC 领域不断上涨的需求。
而新推出的 Aprisa 21.R1，也专注于先进的技术节点，使业者能以往更有效率地完成更大型、更复杂的设计。Aprisa 21.R1 平均全流程的执行时间比前一版本减少 30%，而且对于更大型、更复杂的设计，其执行时间最多可提升两倍。
另外，针对全部布局与绕线的主要引擎，Aprisa 21.R1 均进行了改善，包括布局最佳化、时脉树合成（CTS）最佳化、布线最佳化以及时序分析。这些优势得以满足包含复杂多重边界多重模式（MCMM）特征的大型设计。
不仅如此，新版 Aprisa 与前一版本相比，内存用量减少高达 60%，可为大型设计平均减少 30% 的全流程尖峰内存使用量，使得包含复杂 MCMM 的大型设计能够在可用内存较少的服务器上完成。同时还支援 6nm/5nm/4nm 设计，西门子与晶圆代工厂密切合作，支援 Aprisa 执行先进节点的设计工作，目前 Aprisa 已通过 6 nm 制程的全面认证，且西门子已实施所有必要的设计规则及功能，以便 Aprisa 可以支援 5nm 与 4nm 节点的设计；西门子正与晶圆代工厂伙伴合作进行该方面的最终认证。
（首图来源：西门子）
